Ein CAM-Hold ist eine Verzögerung in der Entwicklung, die durch Probleme in den für den Auftrag eingereichten LeiterplattenDateien verursacht wird. Der häufigste Grund für CAM-Hold sind DRC-Fehler in der LeiterplattenDatei. DRC steht für Design Rule Check. Eine Leiterplatte muss eine Reihe von Regeln erfüllen, damit sie hergestellt werden kann, z. B. den Abstand zwischen Kupfer und Kupfer und den Mindestdurchmesser von Durchgangslöchern. Der Hersteller stellt dem Designer diese Designregeln zur Verfügung, und der Designer verwendet seine LeiterplattenSoftware, um einen DRC für das LeiterplattenLayout durchzuführen. Jeder Verstoß gegen die Designregeln stellt einen DRC-Fehler dar.
Sie können dazu beitragen, dass Ihre Leiterplatten hergestellt werden, ohne dass es zu Verzögerungen kommt. Bitte prüfen Sie diese häufigen Gründe für Verzögerungen.
Die Bohrtabelle enthält keine Angaben zu den Eigenschaften der Löcher (plattierte oder nicht plattierte Löcher).
In der Zeichnung sind keine Bohrsymbole dargestellt oder angegeben.
Die nicht plattierten Löcher wurden mit Pads versehen, die größer als das gebohrte Loch waren.
In der Zeichnung wurden einige Löcher als durchkontaktierte Löcher definiert, aber einige von ihnen waren ohne Kupferauflage auf allen Lagen.
Dieses Board hat keine größeren nicht-plattierten Löcher. So kann es nicht unterstützen das Board während der Herstellung und Test-Prozesse bei HemeixinLeiterplatten Leiterplatten Produktion.
Pro HemeixinLeiterplatten aktuelle Fähigkeit, Wir müssen 0.055″x0.035″ plattiert Schlitz durch Rout-Prozess, aber die Toleranz von + / 0.003″ kann nicht garantiert werden.
Sie ist so klein, dass wir nicht sicherstellen können, dass das Backdrill-Loch vollständig durch das PTH-Loch gebohrt wird, da es eine echte Positionsabweichung zwischen Backdrill-Loch und PTH-Loch gibt.
Die angegebene Gesamtdicke des Stapels stimmt nicht mit der Dicke der fertigen Platte überein.
Die in der Zeichnung aufgeführten xxx-Impedanzbahnen sind im Entwurf nicht vorhanden.
Kupfer reicht bis zum Fräsprofil und führt zu freiliegendem Kupfer und Graten.
Die Abstände zwischen Kupfer und Leiterplattenkante zu den kurzen und langen V-Score-Linien betragen nur 0,001 auf den inneren und äußeren Lagen. Die V-Score-Linien liegen frei und weisen Kupfergrate auf. HemeixinLeiterplatten bittet um die Genehmigung, das Kupfer von den Kerbenlinien um 15 mils zurückzuschneiden.
Ein Abstand von Pad zu Pad von weniger als 7 mils reicht nicht aus, um Lötstopplacke zwischen den Pads zu bilden und gleichzeitig sicherzustellen, dass sich keine Lötstopplacke auf den Pads befinden.
Aufgrund der keramischen Beschaffenheit des Rogers-Materials kann HemeixinLeiterplatten die Lötmaske nicht bis zu den Kanten der gefrästen oder gekerbten Kanten führen, ohne dass die Maske während des Herstellungsprozesses abplatzt. Lassen Sie die Lötmaske 8 mils von den gefrästen oder gekerbten Kanten entfernt, um ein Abplatzen der Lötmaske zu verhindern.
Einige Texte auf der xxx-Seite sind gespiegelt.
Außerhalb des Kartonprofils befinden sich Siebdruckzeichen.
Keine vorgeschriebene Goldschichtdicke für Hartgoldkontakte.
Die bereitgestellte Netzlistendatei stimmt nicht mit der von Gerber generierten Netzliste überein.
Die gelieferten Komponenten der Teilenummer entsprechen nicht Ihrer Beschreibung.
Der gelieferte Widerstand oder Kondensator mit der Teilenummer xxxx entspricht nicht Ihrem Beschreibungswert.
Die Komponente von xxx ist nicht weithin verfügbar, es ist schwierig zu kaufen. Bitte geben Sie Ihre alternative Teilenummer von Komponenten oder bieten diese Komponente von Ihrer Seite.
Die LeiterplattenZeichnung enthält keine Angaben zur Polarität des Referenzdesignators (Kathode, Anode, Pin-Nummer und was der Punkt oder das Pluszeichen bedeuten) von XXX.