Fragen zum leiterplattenbestückung Design


Ein CAM-Hold ist eine Verzögerung in der Entwicklung, die durch Probleme in den für den Auftrag eingereichten LeiterplattenDateien verursacht wird. Der häufigste Grund für CAM-Hold sind DRC-Fehler in der LeiterplattenDatei. DRC steht für Design Rule Check. Eine Leiterplatte muss eine Reihe von Regeln erfüllen, damit sie hergestellt werden kann, z. B. den Abstand zwischen Kupfer und Kupfer und den Mindestdurchmesser von Durchgangslöchern. Der Hersteller stellt dem Designer diese Designregeln zur Verfügung, und der Designer verwendet seine LeiterplattenSoftware, um einen DRC für das LeiterplattenLayout durchzuführen. Jeder Verstoß gegen die Designregeln stellt einen DRC-Fehler dar.

Sie können dazu beitragen, dass Ihre Leiterplatten hergestellt werden, ohne dass es zu Verzögerungen kommt. Bitte prüfen Sie diese häufigen Gründe für Verzögerungen.

1. Leiterplatten Board grundlegende Spezifikation.

  • Eine Teilenummer (einschließlich Revisionsnummer) für Ihren Entwurf, um die Nachverfolgung zu erleichtern
  • Plattendicke (.062 Zoll, .032 Zoll, .093 Zoll). .062 Zoll ist Standard
  • Art des Plattenmaterials (FR4, Hochtemperatur-FR4, Rogers, Teflon, usw.). FR4 ist Standard
  • Anzahl der Schichten
  • Oberflächenbeschaffenheit (SMOBC, HAL, Tauchgold, usw.). SMOBC und HAL sind Standard
  • Die Farbe für die Lötmaske und das Bauteil-Overlay. Grün ist Standard
  • Kupfergewicht auf der Außenschicht (1 oz., 2 oz. usw.). 1 Unze ist Standard.
  • Kupfergewicht auf den Innenlagen (.5 oz., 1 oz.). Beides ist Standard
  • Die minimalen Leiterbahn- und Zwischenraumbreiten in Ihrem Muster
  • Geben Sie die Abmessungen Ihrer Karte auf einer mechanischen Ebene an.
  • Möchten Sie, dass Ihre Bretter in Plattenform bleiben oder einzeln zugeschnitten geliefert werden?
  • Gerberdateien, Bohrdateien, IPC-356A (optional), X-Y-Daten, Stücklisten (BOM) im Excel-Format (sowohl für konsignierte als auch für schlüsselfertige Aufträge)

2. Kein Loch-Attribut

Die Bohrtabelle enthält keine Angaben zu den Eigenschaften der Löcher (plattierte oder nicht plattierte Löcher).

3. Kein Detail in der Bohrtabelle

In der Zeichnung sind keine Bohrsymbole dargestellt oder angegeben.

4. NPTH mit Kupferauflage

Die nicht plattierten Löcher wurden mit Pads versehen, die größer als das gebohrte Loch waren.

5. PTH ohne Kupfer

In der Zeichnung wurden einige Löcher als durchkontaktierte Löcher definiert, aber einige von ihnen waren ohne Kupferauflage auf allen Lagen.

6. Ohne Bohrungen für Werkzeuge

Dieses Board hat keine größeren nicht-plattierten Löcher. So kann es nicht unterstützen das Board während der Herstellung und Test-Prozesse bei HemeixinLeiterplatten Leiterplatten Produktion.

7. Schlitzgröße von Länge<2x Breite

Pro HemeixinLeiterplatten aktuelle Fähigkeit, Wir müssen 0.055″x0.035″ plattiert Schlitz durch Rout-Prozess, aber die Toleranz von + / 0.003″ kann nicht garantiert werden.

8. Backdrill-Loch zu klein

Sie ist so klein, dass wir nicht sicherstellen können, dass das Backdrill-Loch vollständig durch das PTH-Loch gebohrt wird, da es eine echte Positionsabweichung zwischen Backdrill-Loch und PTH-Loch gibt.

9. Ungleiche Plattendicke

Die angegebene Gesamtdicke des Stapels stimmt nicht mit der Dicke der fertigen Platte überein.

10. Fehlende Impedanzkurven

Die in der Zeichnung aufgeführten xxx-Impedanzbahnen sind im Entwurf nicht vorhanden.

11. Kupfer verlängert oder unterlegt das Fräsprofil

Kupfer reicht bis zum Fräsprofil und führt zu freiliegendem Kupfer und Graten.

12. V-Schnitt zu Kupfer

Die Abstände zwischen Kupfer und Leiterplattenkante zu den kurzen und langen V-Score-Linien betragen nur 0,001 auf den inneren und äußeren Lagen. Die V-Score-Linien liegen frei und weisen Kupfergrate auf. HemeixinLeiterplatten bittet um die Genehmigung, das Kupfer von den Kerbenlinien um 15 mils zurückzuschneiden.

13. Abstand von Pad zu Pad <7 mils

Ein Abstand von Pad zu Pad von weniger als 7 mils reicht nicht aus, um Lötstopplacke zwischen den Pads zu bilden und gleichzeitig sicherzustellen, dass sich keine Lötstopplacke auf den Pads befinden.

14. Öffnung der Lötmaske von Rogers-Materialien.

Aufgrund der keramischen Beschaffenheit des Rogers-Materials kann HemeixinLeiterplatten die Lötmaske nicht bis zu den Kanten der gefrästen oder gekerbten Kanten führen, ohne dass die Maske während des Herstellungsprozesses abplatzt. Lassen Sie die Lötmaske 8 mils von den gefrästen oder gekerbten Kanten entfernt, um ein Abplatzen der Lötmaske zu verhindern.

15. Gespiegelte Texte

Einige Texte auf der xxx-Seite sind gespiegelt.

16. Siebdruck außerhalb der Platte

Außerhalb des Kartonprofils befinden sich Siebdruckzeichen.

17. Dicke der Goldfinger aus Hartgold

Keine vorgeschriebene Goldschichtdicke für Hartgoldkontakte.

18. Netzlisten-Fehlanpassung

Die bereitgestellte Netzlistendatei stimmt nicht mit der von Gerber generierten Netzliste überein.

19. Falsches Paket

Die gelieferten Komponenten der Teilenummer entsprechen nicht Ihrer Beschreibung.

20. Falsche Werte für Widerstände oder Kondensatoren

Der gelieferte Widerstand oder Kondensator mit der Teilenummer xxxx entspricht nicht Ihrem Beschreibungswert.

21. Komponente ist nicht allgemein verfügbar

Die Komponente von xxx ist nicht weithin verfügbar, es ist schwierig zu kaufen. Bitte geben Sie Ihre alternative Teilenummer von Komponenten oder bieten diese Komponente von Ihrer Seite.

22. Die Zeichnung der Leiterplatte enthält keine Angaben zur Polarität aller gepolten Teile (Kathode, Anode, Pin-Nummer und was der Punkt oder das Pluszeichen bedeuten) 

Die LeiterplattenZeichnung enthält keine Angaben zur Polarität des Referenzdesignators (Kathode, Anode, Pin-Nummer und was der Punkt oder das Pluszeichen bedeuten) von XXX.

Copyright © 2024 Hemeixin Electronics Co, Ltd. Alle Rechte vorbehalten.